About the Book
Fonte: Wikipedia. Paginas: 44. Capitulos: Arquitetura MIPS, Xeon, Microprocessador, VAX/VMS, Cell, SIMD, Pentium Dual-Core, Multinucleo, Multiprocessamento simetrico, Arquitetura ARM, Streaming SIMD Extensions, Apple A5, POWER4, Hyper-threading, Cell Broadband Engine, Zilog Z80, 65 nanometros, Unidade de ponto flutuante, 6502, Registrador, Motorola 6800, PA-RISC, Signetics 2650, Numero offset, PowerPC, CHRP, SPARC, StrongARM, FR-V, EM64T, Emotion Engine, Fairchild F8, Zilog eZ80, PReP, Zilog Z180, IBM PALM, UltraSPARC, Hitachi HD64180, Zilog Z80182, DSP, Intel Developer Forum, Zilog Z280, Arquitetura de microprocessadores, Motorola 6809, Apple A4, NetBurst, Motorola MC14500B, AltiVec, Xenon, Socket 3, SuperH, WDC 65C02, NEC V20, DEC Alpha, IBM 801, UltraSPARC T2, AT&T Hobbit, POWER5, Soquete S1. Excerto: MIPS, acronimo para Microprocessor without interlocked pipeline stages (Microprocessador sem estagios interligados de pipeline - nao confundir com o outro significado de "MIPS"), e uma arquitetura de microprocessadores RISC desenvolvido pela MIPS Computer Systems. O MIPS e uma arquitetura de processadores RISC desenvolvida pela MIPS Computer Systems. Em meados de 1990s estimou-se que um em cada tres microprocessadores RISC era MIPS. Os processadores MIPS sao usados em aplicacoes tais como: As primeiras versoes das CPU's MIPS eram de 32-bits, mas as mais recentes tornaram-se 64-bits. Existem 5 versoes da implementacao MIPS, compativeis entre si, chamadas MIPS I, MIPS II, MIPS III, MIPS IV, e MIPS 32/64. O mais recente, MIPS 32/64 de liberacao 2, define um registrador de controle ajustado assim como o conjunto de instrucoes. Pelo fato de ser um processador com design "limpo," esta arquitetura MIPS pode ser usada com fins educativos, e influenciou processadores tais como o SPARC da Sun. Um grupo liderado por David Patterson e Carlo Sequin, em Berkeley, desenvolveu chips processadores, para dar um nome a este conceito eles utilizaram o termo RISC, e deram ao chip de...
